I SR NAND Port Bistable krets, den udefinerte inngangstilstanden SET = '0' og RESET = '0' er forbudt. Det er ulempen med SR flip flop. Denne tilstanden:
- Overstyr tilbakemeldingslåsehandlingen.
- Tving begge utgangene til å være 1.
- Mister kontrollen av inngangen, som først går til 1, og den andre inngangen forblir '0' som den resulterende tilstanden til låsen kontrolleres av.
Vi trenger en inverter for å forhindre at dette skjer. Vi kobler omformeren mellom Set- og Reset-inngangene for å produsere en annen type flip-flop-krets kalt D flip flop , Delay flip flop, D-type Bistabil, D-type flip flop.
hvordan kalle en metode i java
D flip flop er den viktigste flip flop fra andre klokkede typer. Den sikrer at begge inngangene, dvs. S og R, aldri er lik 1. Forsinket flip-flop er utformet med en gated SR flip-flop med en omformer koblet mellom inngangene som tillater en enkelt inngang D(Data).
Denne enkeltdatainngangen, som er merket som 'D', brukes i stedet for 'Set'-inngangen og for den komplementære 'Reset'-inngangen, brukes omformeren. Dermed er den nivåfølsomme D-type eller D-flip-floppen konstruert fra en nivåfølsom SR-flip-flop.
Så her S=D og R= ~D (komplement av D)
Blokkdiagram
Kretsdiagram
Vi vet at SR-flip-flop krever to innganger, dvs. en for å 'SETTE' utgangen og en annen for å 'NULLSTILLE' utgangen. Ved å bruke en inverter kan vi stille inn og tilbakestille utgangene med kun én inngang da de to inngangssignalene nå utfyller hverandre. I SR flip flop, når begge inngangene er 0, er den tilstanden ikke lenger mulig. Det er en tvetydighet som fjernes av komplementet i D-flip flop.
I D-flip-flop blir enkeltinngangen 'D' referert til som 'Data'-inngangen. Når datainngangen er satt til 1, vil flip-floppen bli satt, og når den er satt til 0, vil flip-flop endres og tilbakestilles. Dette ville imidlertid være meningsløst siden utgangen fra flip-flop alltid vil endre seg på hver puls som tilføres denne datainngangen.
'CLOCK' eller 'ENABLE'-inngangen brukes for å unngå dette for å isolere datainngangen fra flip-floppens låsekrets. Når klokkeinngangen er satt til sann, kopieres D-inngangstilstanden bare til utgangen Q. Dette danner grunnlaget for en annen sekvensiell enhet referert til som D Flip Flop .
bash for loop 1 til 10
Når klokkeinngangen er satt til 1, er både 'set' og 'reset'-inngangene til flip-flop satt til 1. Så den vil ikke endre tilstanden og lagre dataene på utgangen før klokkeovergangen skjedde. Med enkle ord er utgangen 'låst' på enten 0 eller 1.
Sannhetstabell for D-type flip flop
Symbolene ↓ og ↑ indikerer retningen til klokkepulsen. D-type flip flop antok disse symbolene som kantutløsere.