I T-flip flop definerer 'T' begrepet 'Toggle'. I SR flip flop , gir vi bare en enkelt inngang kalt 'Toggle' eller 'Trigger'-inngang for å unngå en mellomtilstand. Nå fungerer denne flip-flop som en vippebryter. Den neste utgangstilstanden endres med komplementet til den nåværende utgangstilstanden. Denne prosessen er kjent som 'Tuggling'.

Vi kan konstruere 'T Flip Flop' ved å gjøre endringer i 'JK Flip Flop'. 'T Flip Flop' har bare én inngang, som er konstruert ved å koble til inngangen til JK flip flop . Denne enkeltinngangen kalles T. Med enkle ord kan vi konstruere 'T Flip Flop' ved å konvertere en 'JK Flip Flop'. Noen ganger blir 'T Flip Flop' referert til som enkeltinngang 'JK Flip Flop'.

Blokkdiagram av 'T-Flip Flop' er gitt der T definerer 'Toggle input', og CLK definerer klokkesignalinngangen.

T flip flop krets

Det er følgende to metoder som brukes til å danne 'T Flip Flop':

• Ved å koble utgangsfeedbacken til inngangen i 'SR Flips Flop'.
• Vi sender utgangen som vi får etter å ha utført XOR-operasjonen til T og Q_FORRutgang som D-inngang i D Flip Flop.

Konstruksjon

'T Flip Flop' er designet ved å sende OG-portens utgang som inngang til NOR-porten til 'SR Flip Flop'. Inngangene til 'OG'-portene, den nåværende utgangstilstand Q og dens komplement Q' sendes tilbake til hver OG-port. Toggle-inngangen sendes til OG-portene som inngang. Disse portene er koblet til klokkesignalet (CLK). I 'T Flip Flop' sendes et pulstog av smale triggere som veksleinngang, noe som endrer flip-floppens utgangstilstand. Kretsskjemaet til 'T Flip Flop' ved bruk av 'SR Flip Flop' er gitt nedenfor:

'T Flip Flop' er dannet ved å bruke 'D Flip Flop'. I D flip-flop, utgangen etter å ha utført XOR-operasjonen til T-inngangen med utgangen 'Q_FORR' sendes som D-inngang. Den logiske kretsen til 'T-Flip Flop' som bruker 'D Flip Flop' er gitt nedenfor:

Den enkleste konstruksjonen av en D Flip Flop er med JK Flip Flop. Begge inngangene til 'JK Flip Flop' er koblet som en enkelt inngang T. Nedenfor er den logiske kretsen til T Flip Flop' som er dannet av 'JK Flip Flop':

Truth Table of T Flip Flop

Den øvre NAND-porten er aktivert, og den nedre NAND-porten er deaktivert når utgangen Q To er satt til 0. gjør flip-flop-en i 'setttilstand(Q=1)', utløseren passerer S-inngangen i flip-flop-en.

Den øvre NAND-porten er deaktivert, og den nedre NAND-porten er aktivert når utgangen Q er satt til 1. Triggeren passerer R-inngangen i flip-flop-en for å få flip-flop-en i tilbakestillingstilstand (Q=0).

Operasjoner av T-Flip Flop

Den neste tilstanden til T-flip-floppen er lik den nåværende tilstanden når T-inngangen er satt til usann eller 0.

• Hvis veksleinngang er satt til 0 og den nåværende tilstanden også er 0, vil neste tilstand være 0.
• Hvis veksleinngang er satt til 0 og den nåværende tilstanden er 1, vil neste tilstand være 1.

Den neste tilstanden til flip-floppen er motsatt av den nåværende tilstanden når vippeinngangen er satt til 1.

• Hvis veksleinngang er satt til 1 og den nåværende tilstanden er 0, vil neste tilstand være 1.
• Hvis veksleinngang er satt til 1 og den nåværende tilstanden er 1, vil neste tilstand være 0.

'T Flip Flop' veksles når set- og tilbakestillingsinngangene endres alternativt av den innkommende triggeren. 'T Flip Flop' krever to triggere for å fullføre en full syklus av utgangsbølgeformen. Frekvensen til utgangen produsert av 'T Flip Flop' er halvparten av inngangsfrekvensen. 'T Flip Flop' fungerer som 'Frequency Divider Circuit'.

I 'T Flip Flop' defineres tilstanden ved en påført triggerpuls kun når den forrige tilstanden er definert. Det er den største ulempen med 'T Flip Flop'.

'T flip flop' kan designes fra 'JK Flip Flop', 'SR Flip Flop' og 'D Flip Flop' fordi 'T Flip Flop' ikke er tilgjengelig som IC. Blokkdiagrammet for 'T Flip Flop' ved bruk av 'JK Flip Flop' er gitt nedenfor: