SR flip flop eller Set-Reset flip flop har mange fordeler. Men den har følgende bytteproblemer:
- Når Set 'S' og Reset 'R' innganger er satt til 0, unngås alltid denne tilstanden.
- Når Set- eller Reset-inngangen endrer tilstand mens aktiveringsinngangen er 1, oppstår feil låsehandling.
JK Flip Flop fjerner disse to ulempene ved SR flip flop .
De JK flip flop er en av de mest brukte flip-floppene i digitale kretser. JK flip flop er en universell flip flop med to innganger 'J' og 'K'. I SR flip flop er 'S' og 'R' de forkortede forkortede bokstavene for Set og Reset, men J og K er det ikke. J og K er selv autonome bokstaver som er valgt for å skille flip flop-designet fra andre typer.
JK flip flop fungerer på samme måte som SR flip flop. JK flip flop har 'J' og 'K' flip flop i stedet for 'S' og 'R'. Den eneste forskjellen mellom JK flip flop og SR flip flop er at når begge inngangene til SR flip flop er satt til 1, produserer kretsen de ugyldige tilstandene som utganger, men i tilfelle JK flip flop, er det ingen ugyldige tilstander selv om begge 'J' og 'K' flip-flops er satt til 1.
JK flip-flop er en gated SR flip-flop som har tillegg av en klokkeinngangskrets. Den ugyldige eller ulovlige utgangstilstanden oppstår når begge inngangene er satt til 1 og forhindres ved tillegg av en klokkeinngangskrets. Så JK flip-flop har fire mulige inngangskombinasjoner, dvs. 1, 0, 'ingen endring' og 'veksle'. Symbolet på JK flip flop er det samme som SR bistabil lås bortsett fra tillegg av en klokkeinngang.
Blokkdiagram:
Kretsdiagram:
I SR flip-flop er begge inngangene 'S' og 'R' erstattet av to innganger J og K. Det betyr at J- og K-inngangen tilsvarer henholdsvis S og R.
De to 2-inngangs OG-portene erstattes av to 3-inngangs NAND-porter. Den tredje inngangen til hver port er koblet til utgangene ved Q og Q'. Krysskoblingen av SR-flip-flop tillater at den tidligere ugyldige tilstanden (S = '1', R = '1') kan brukes til å produsere 'veksle-handlingen' ettersom de to inngangene nå er sammenlåst.
Hvis kretsen er 'sett', blir J-inngangen avbrutt fra '0'-posisjonen til Q' gjennom den nedre NAND-porten. Hvis kretsen er 'RESET', blir K-inngangen avbrutt fra 0-posisjoner av Q gjennom den øvre NAND-porten. Siden Q og Q' alltid er forskjellige, kan vi bruke dem til å kontrollere inngangen. Når begge inngangene 'J' og 'K' er satt til 1, veksler JK flip-flop i henhold til den gitte sannhetstabellen.
Sannhetstabell:
Når begge inngangene til JK flip-flop er satt til 1 og klokkeinngangen også er puls 'Høy', vil kretsen byttes fra SET-tilstand til RESET-tilstand. JK-flip-flop fungerer som en T-type vippe-flip-flop når begge inngangene er satt til 1.
JK flip flop er en forbedret klokket SR flip flop. Men den lider fortsatt av 'løp' problem. Dette problemet oppstår når tilstanden til utgangen Q endres før klokkeinngangens tidspuls rekker å gå 'Av' . Vi må holde kort timing pluss periode (T) for å unngå denne perioden.